暗号回路等にHTが挿入されると機密情報の漏洩に繋がる恐れがある。人工知能の半導体集積回路(IC)チップにHTが挿入されると、それを利用するシステム自体が脅威となる。今日、ICチップおよびそれを搭載したハードウェアの開発では、IC設計支援ツールベンダ、IP(知財)コアベンダ、半導体チップ製造受託企業/ファウンドリ、電子部品実装メーカーなど様々な企業が国を越えて関わることが一般的だ。
以上の背景から、設計・製造プロセスにおいて秘密裏にHTがIC内部に挿入されていないことの保証が、世界的な課題になっているという。東北大学電気通信研究所は、ICチップの設計データに含まれるHTを高速かつ漏れなく検知する新技術を開発した。
同技術は、ICチップ設計の上流にあたる機能設計工程でHTやバグが一切含まれていないことを数学的に完全に保証する。設計仕様と設計データの等価性をグレブナー基底――数学的な表現を用いて検証することで、機能改変を伴うあらゆるHTの検知が可能。これまで難しかった大規模で複雑な回路データにも適用できる。秘密情報保護やプライバシー保護で必要な暗号回路等のセキュリティ向けICのHT検知に効果を発揮することも実証したという。
今後は、より大規模かつ多様なICへの適用およびICを搭載する製品の設計から製造・組立までの一貫したHT排除を達成する技術の実現に向けて、さらなる研究開発を進めるという。スマート社会の恩恵を安心安全に享受するのに不可欠なICチップ及び製品の信頼性・安全性向上に大きく貢献することが期待される。この度の研究成果は、IEEE「TCAD」'22年3月号に掲載された。