三菱電機と東京大学は、パワー半導体モジュールに搭載される「SiCパワー半導体素子」の抵抗の大きさを左右する電子散乱を起こす3つの要因の影響度を解明するとともに、要因の一つである電荷による電子散乱の抑制により界面下の抵抗が従来比3分の1に低減することを確認した。
家電製品から産業・鉄道車両用機器などで使用されるパワーエレクトロニクス機器では、さらなる高効率・小型化が求められている。このニーズに応えるために、パワーエレクトロニクス機器のキーパーツであるパワー半導体モジュールの素子に、従来のSi（ケイ素）パワー半導体素子に比べ抵抗が少ないSiCパワー半導体素子を採用し、電力損失の低減を実現する動きが増えている。
SiCパワー半導体素子の低抵抗化をさらに進めるためには、界面下の抵抗特性を正しく理解することが必要だが、これまでは抵抗の大きさを左右する電子散乱を起こす、界面の凹凸・界面下の電荷・原子振動の3つの要因の影響度を分離して測定することが困難だった。
今回開発した独自技術では、界面下の抵抗に影響を及ぼす要因を個別に測定することで、電子散乱は界面下の電荷と原子振動による影響度が大きいことを世界で初めて解明したという。この知見をデバイス構造に反映させることで、より一層抵抗の少ないSiCパワー半導体素子の実現を目指すという。
SiCパワー半導体素子の低抵抗化によるパワーエレクトロニクス機器のさらなる省エネに貢献することが期待される。研究成果は「IEDM2017（The International Electron Devices Meeting）」で発表された。